CAO de circuits intégrés mixtes

Résumé

Type de certification

• Formation qualifiante

Thématique

• Electronique

Composante(s)

• Ingénierie

Présentation

Code FC

• E051

Objectifs

Les circuits intégrés spécialisés (ASIC) permettent de réaliser des fonctions électroniques mixtes avec tout à la fois de faibles consommations et des performances parfaitement adaptées au besoin. C’est la raison pour laquelle la maîtrise de la conception de circuits intégrés est le garant du développement d’une industrie électronique performante.      
Cette formation a pour but de fournir les notions et les règles de conception des circuits intégrés analogiques et numériques. A l’issue de cette formation, les participants seront capables de mettre en œuvre un flot de conception partant d’un cahier des charges de fonction électronique et débouchant sur le jeu de masques permettant la fabrication du circuit intégré en fonderie.

Compétences visées

• Concevoir le jeu de masques permettant la fabrication d’un circuit intégré à partir d’un schéma électrique.
• Déterminer les contraintes de placement pour répondre au cahier des charges.
• Valider par simulations les choix effectués lors du paramétrage des règles de conception.
• Valider le jeu des masques fournis.

Contenu

● Contraintes technologiques des processus de fabrication en micro-électronique : Technologies MOS et  bipolaire ; Composants actifs (jonctions et transistors) ; Appairage de composants ; Composants passifs (résistances et condensateurs) ; Pistes d’interconnexion ; Dissipation thermique.
● Flot de conception de circuits analogiques :
- Cahier des charges, schéma, dimensionnement géométrique des composants, dessin des masques, vérification des règles de conception, vérification du respect du schéma initial, simulation avec un niveau de modèle intégrant les paramètres parasites liés au jeu de masques, vérification des interconnections, génération du fichier de sortie de la ligne. Impédance réduite.
- Appairage des transistors et prise en compte des incertitudes (20%) sur les valeurs des composants passifs. 
● Flot de conception de circuits numériques :
- Utilisation des bibliothèques de circuits pré caractérisées et des règles de routage. Paramétrage. 
- Prise en compte des temps de propagation induits par la réalisation physique, contrôle du bruit de diaphonie, contrôle du bruit d’alimentation. 
● Chaque cours est suivi par une formation pratique permettant aux participants de suivre le flot de conception assisté par ordinateur du «front-end» d’une fonction électronique.

Effectif minimal

• 6

Effectif maximal

• 12

Mots clefs

• ASIC
• Flot de conception de CAO microélectronique
• Technologies MOS et bipolaire
• Placement
• Routage
• Jeu de masques

Public cible et prérequis

Public et prérequis

Public:

• Ingénieurs et techniciens de bureau d’étude en électronique concevant des systèmes électroniques de grande série.
• Architecte de systèmes électroniques devant spécifier des fonctions et évaluer les performances du composant fourni.

Prérequis:

• Électronique : composants et fonctions de base de l’électronique.

Tarifs

Tarifs

1380 €

Organisation/Calendrier

Organisation

Trois jours consécutifs (21h)

Calendrier

Choix entre 2 sessions:

● Session du 2 au 4 avril 2019
● Session du 2 au 4 juillet 2019

Durée

• 3 jours

Lieu(x)

• Campus Jussieu

Contacts/Inscription

Responsable pédagogique

• Gérard Sou

Inscription

Information et inscription - contact pédagogique

Olivier BETHOUX - 01 44 27 37 33
olivier.bethoux @ sorbonne-universite.fr (olivier.bethoux @ sorbonne-universite.fr)

Information et inscription - contact administratif

Roselyne FRIEDENBERG - 01 44 27 82 55
roselyne.friedenberg_remy@sorbonne-universite.fr

Inscription: ingenierie-fc@sorbonne-universite.fr (ingenierie-fc @ upmc.fr)

Evaluation/Validation

Contrôle des connaissances

Attestation de fin de formation

Validation

• Attestation de fin de formation